Foren
Forum
Verifikation, Zuverlässigkeit und Test I - Wintersemester 06/07
Übersicht
| Beschreibung |
Verifikation beschäftigt sich (in vielen verschiedenen Ausprägungen) mit der Frage, wie die Korrektheit eines Entwurfs im Vergleich mit der gegebenen Spezifikation nachgewiesen werden kann. Traditionell wurde die Verifikation oft durch Simulation von "einigen" funktionalen Mustern "gelöst". Spätestens seit dem öffentlichen Aufsehen, das der sogenannte "Pentium-Bug" erregt hat, ist die Fragwürdigkeit eines solchen Vorgehens offensichtlich: Eine formale Verifikation, d.h. ein Korrektheitsbeweis, gewinnt auch für die industrielle Praxis immer mehr an Bedeutung. In dieser Vorlesung werden verschiedene existierende Techniken zur Harwareverifikation vorgestellt wie z.B. Binary Decision Diagrams, SAT, symbolische Methoden zum Äquivalenznachweis für sequentielle Schaltungen, Model Checking zum Nachweis von Eigenschaften von Schaltungen etc. |
| Kommentar |
Spezialvorlesung |