Montag, 03.03.2008

1. 14:00 Uhr Begrüßung
   

2. 14:15 Eingeladener Vortrag
   

3. •Sign-off Strategien für heterogene Systeme
   Dr. Georg Pelz, Infineon Technologies AG, München
   (Principal Design Methodology and Product Modeling Infineon Technologies Automotive Power)
   

4. 15:00 Kaffeepause
   

5. 15:30 Session: Simulation und Analyse auf Systemebene
   

6. •Effizienzanalyse synthetisierter Hardware-Software-Kommunikation am Beispiel eines hardwarebeschleunigten MPEG-Audio-Dekoders
   Henning Kleen, Frank Oppenheimer, Wolfgang Nebel
   

7. •Analyse und Optimierung von dynamisch rekonfigurierbaren Systemen mittels Ereignisvisualisierung
   Ralph Görgen, Frank Oppenheimer, Andreas Schallenberg,  Wolfgang Nebel
   

8. •Abstrakte Modellierung von Hardware/Software-Systemen unter Berücksichtigung von RTOS-Funktionalität
   Matthias Müller, Joachim Gerlach, Wolfgang Rosenstiel
   

9. •Präzises Interrupt Scheduling in abstrakten RTOS Modellen in SystemC
   Henning Zabel, Wolfgang Müller
   

10. 17:30 Ende
    

11. 18:00 Sitzung der Fachgruppen 3 und 4
    

12. 19:30 Abendessen
    

13. 
    

Dienstag, 04.03.2008

1. 8:30 Session: Formale Verifikation 1
   

2. •Eine quantitative Vollständigkeitsanalyse für Eigenschaftssätze
   Martin Oberkönig, Martin Schickel, Hans Eveking
   

3. •Modeling of Custom-Designed Arithmetic Components for ABL Normalization
   Evgeny Pavlenko, Markus Wedler, Dominik Stoffel, Wolfgang Kunz
   

4. •Formale Verifikation einer Hardware-Implementierung des LIN-Protokoll Kontrollers
   Bernard Schmidt, Slava Bulach, Katharina Weinberger, Markus Wedler
   

5. 10:00 Kaffeepause
   

6. 10:30 Session: Entwurfsmethodik und Synthese
   

7. •Eine durchgängige und werkzeuggestützte Entwicklungsumgebung für eingebettete Hardware/Software Systeme
   Benjamin Lutz, Christian Köllner, Klaus D. Müller-Glaser
   

8. •Automatic Generation of Cycle Accurate SystemC Models for Application Specific Clustered VLIW Processors
   Michael Vogel, Mario Schölzel
   

9. •Platzierverfahren zur effizienten Nutzung der lokalen Verdrahtungsressourcen hierarchischer FPGA-Architekturen
   Valerij Matrose
   

10. 12:00 Mittagessen
    

11. 13:45 Eingeladener Vortrag
    

12. •Metrik-basierte Verifikation
    Dr. Clemens Müller,  Cadence Design Systems
    

13. 14:30 Kaffeepause
    

14. 15:00 Session: Formale Verifikation 2
    

15. •The Demand for Reliability in Probabilistic Verification
    Ralf Wimmer, Alexander Kortus, Marc Herbstritt, Bernd Becker
    

16. •Symbolische Modellprüfung Aktor-orientierter High-level SystemC-Modelle mit Intervalldiagrammen
    Jens Gladigau, Frank Blendinger, Christian Haubelt und Jürgen Teich
    

17. •Generating Deterministic ω-Automata for most LTL Formulas by the Breakpoint Construction
    Andreas Morgenstern, Klaus Schneider,  Sven Lamberti
    

18. 16:30 Ende
    

19. 17:30 Stadtführung: „Gässle, Bächle und das Münster“
    

20. 19:30 Abendessen in der Hausbrauerei „Martinsbräu“
    

21. 
    

Mittwoch, 05.03.2008

1. 8:30 Eingeladener Vortrag
   

2. •Analogue Mixed Signal System Level Simulation
   Gerhard Nössing, Infineon Technologies AG, Villach
   

3. 9:15 Session: Modellierung und Hardware/Software-Codesign
   

4. •The PAULA Language for Designing Multi-Dimensional Dataflow-Intensive Applications
   Frank Hannig, Holger Ruckdeschel, and Jürgen Teich
   

5. •Semi-Automatic Generation of mixed Hardware/Software Prototypes from Simulink Models
   Martin Streubühr, Michael Jäntsch, Christian Haubelt, Jürgen Teich
   

6. •Simulation and Profiling of Virtual Instruction Set Architectures for HW/SW Co-Design
   Carsten Gremzow
   

7. 10:45 Kaffeepause
   

8. 11:15 Session: Formale Verifikation 3
   

9. •Debugging Design Errors by Using Unsatisfiable Cores
   Andre Sülflow, Görschwin Fey, Roderick Bloem, Rolf Drechsler
   

10. •Using Contradiction Analysis for Antecedent Debugging in Bounded Model Checking
    Daniel Große, Robert Wille, Ulrich Kühne, Rolf Drechsler
    

11. •Hardware Acceleration for Model Checking
    Jens Brandt, Klaus Schneider, Adrian Willenbücher
    

12. 12:45 Mittagessen
    

13. 14:00 Ende